本篇目录：
扩展型数字式抢答器设计
1、扩展型数字式抢答器设计要求：一般最多容纳7名选手或7个代表队。主持人复位。任务：①设计一个可容纳6组参赛的数字式抢答器，每组设一个按钮，供抢答使用。
2、根据抢答器的基本功能，可以设计出如下的单片机外围电路：图3-1 总体设计如图3-1，P0为开始抢P2为停止，P0-P7为八路抢答输入，数码管段选P0口，位选P2口低3位，蜂鸣器(用绿灯代替)输出为P6口。
3、设计制作一个可容纳4组的数字式抢答器，每组设置一个抢答按钮供抢答者使用。 根据数字式抢答器的功能和使用步骤，设计抢答者的输入抢答锁定电路、抢答者序号编码、译码和显示电路。
74147谁能帮我解释他的原理及工作过程
CT54LS147/CT74LS147 15ns 60mW 147将9条数据线（1－9）进行4线BCD编码，即对最高位数据线进行译码。当1－9均为高电平时，编码输出（ABCD）为十进制零。故不需单设/IN0输入端。
叔叔端接反相器，为了保证键盘输出端数字能够在编辑过程当中完成程序的编辑。这样可以保证在输出过程中按照需求完成任务。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74LS147编码器逻辑真值表是什么
LS147优先编码器的输入端和输出端都是低电平有效，即当某一个输入端低电平0时，4个输出端就以低电平0的输出其对应的8421 BCD编码。当9个输入全为1时，4个输入出也全为1，代表输入十进制数0的8421 BCD编码输出。
编码器逻辑真值表：允许同时在几个输入端有输入信号，编码器按输入信号排定的优先顺序，只对同时输入的几个信号中优先权最高的一个进行编码。在优先编码器电路中，允许同时输入两个以上编码信号。
H代表逻辑高电平。L代表逻辑低电平。X=无关。看内部逻辑图表更好理解是怎么一回事。知道逻辑是具体怎么实现功能的。EI是输入，不需要判断。是控制信号。当EI为高电平时不编码，5个输出都为高电平。
(1)用74LS151（见图1）设计上述电路，设计方法参见相关教材中用数据选择器设计 组合逻辑电路。(2)用74LS138（见图2）设计信号灯电路，设计方法参见相关教材中用译码器设计组合逻辑电路。
应该学会看真值表；74LS147是一个10线-4线8421-BCD码优先编码器；输入端和输出端都是低电平有效，输出编码是反码.。
到此，以上就是小编对于74hc147编码器逻辑图的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
