74ls273内部结构图及功能（74ls279简介）

本篇目录：

1、LS273的作用是缓冲时钟和直接清除输入，数据独立输入到各触发器。其中1D～8D为数据输入端，1Q～8Q为数据输出端。

2、ls244为缓冲器，只有对数据的缓冲功能，没有锁存功能；而74ls273为触发器，同时具有数据缓冲及锁存的功能。则74ls244只能作输入接口，74ls273可作输入、输出接口，不是只能作为输出接口。

3、ls273中文资料：是带有清除端的8D触发器，只有在清除端保持高电平时，才具有锁存功能，锁存控制端为11脚CLK，采用上升沿锁存。 CPU 的ALE信号必须经过反相器反相之后才能与74LS273的控制端CLK 端相连。

1、给你个参考，74LS273是8位数据/地址锁存器，它是一种带清除功能的8D触发器。

2、IC3由4位2进制计数器74LS93接成16进制计数器，其4个输出端可分别输出对计数脉冲的16分频信号。IC4是双D触发器74LS74，在这里接成两位2进制加法计数器。

3、ls74 D触发器组成模7加法器，三位输出ABC=000，100，0..111，将ABC接到74ls138三个输入端就可以完成所要求电路。

（请在此处插入74LS74的引脚图）功能详解：（1）D端（数据输入端）：这是触发器的数据输入端，当CP端（时钟脉冲端）上升沿到来时，D端的数据被传输到Q端（数据输出端）。

在ttl电路中，比较典型的d触发电路有74ls74。74ls74是边缘触发数字电路设备，每个设备包括两个相同、独立的边缘触发d触发电路模块。d触发器的次级状态取决于触发前d端的状态，即次级状态＝D。因此，它具有0、置1两种功能。

ls74引脚图及功能详解如下：在ttl电路中，比较典型的d触发电路有74ls74。74ls74是边缘触发数字电路设备，每个设备包括两个相同、独立的边缘触发d触发电路模块。d触发器的次级状态取决于触发前d端的状态，即次级状态=D。

LS74是一个双D触发器，可以用来设计二位二进制加法计数器。二进制加法计数设计如下：原理：74LS74为双D触发器，即带有两个D触发器，令其各为一个计数器，再将其串联即可形成一个加法金属器。LS74是双D触发器。

LS74 74为2个D触发器，1脚为第一个触发器的复位端低电平有效，2脚为D1，3脚为第一个触发器的时钟CP1，4脚为第一个触发器的置位端低电平有效，5脚为Q1，6脚为Q1\，7脚接地GND。

到此，以上就是小编对于74ls279简介的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。