fpga差分功能（fpga 差分转单端）

本篇目录：

1、当时钟频率很高时，常采用差分时钟对的输入形式.Xilinx、Altera对差分时钟输入的处理是不同的。Altera仅仅需要一个Pin就可以实现，但必须在管脚约束时指定管脚的电平类型。Xilinx需要两个时钟输入端。

2、一般在FPGA信号处理板中，为了提升信号的抗干扰能力，ADC和FPGA的连接以及FPGA和DAC的连接都使用的是差分接口在FPGA内部进行信号处理时需要将差分输入转换为单端信号或者将单端信号转换为差分信号输出。

3、fpga差分信号输出可以同时接两个输入。差分传输在两根线上都传输信号，这两个信号的振幅相同，相位相反，在这两根线上的传输的信号就是差分信号。

4、差分信号的分配始终要先于单端信号。如果某个FPGA提供了片内端接，那么它也可能适用于其他兼容性规则。在合适的地方分配剩余的信号。在这个阶段，考虑写一个只包含端口分配的HDL文件。

第二是IO Bank：你在quartus pin planner 的top view下右键然后点击 show IO banks，这个时候就会看到FPGA的管脚被几种颜色划分开了。一种颜色下的IO口代表一组bank。你在吧管脚的location约束完成以后。

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念，内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。

FPGA差分管脚是用来连接差分信号输入或输出的，而422通常只用于单端信号的传输，因此不能直接将单端信号连接到FPGA差分管脚。

当时钟频率很高时，常采用差分时钟对的输入形式.Xilinx、Altera对差分时钟输入的处理是不同的。Altera仅仅需要一个Pin就可以实现，但必须在管脚约束时指定管脚的电平类型。Xilinx需要两个时钟输入端。

LVDS：Low-Voltage Differential Signaling 低压差分信号 N和P代表LVDS驱动器内的MOS管是N沟道还是P沟道，也就是说LVDS驱动器是由NMOS构成还是由PMOS构成。

1、对于数据传输的时间差异可以有两种方式来解决，一种方法是通过ADC本身的LVDS特性来改变LVDS数据传输的延迟，这通常与LVDS的输出时钟有关。另外一种方法是使用FPGA内部的延迟功能来实现。

2、数字显示接口：LVDS线可以将计算机中的数字信号转换为适用于数字显示器的信号，用于数字电视机、电子看板、广告机和监视器等的信号传输。嵌入式系统：LVDS线在嵌入式系统中的应用较为广泛，如DSP芯片、FPGA、LPDDR等。

3、接口：Xilinx FPGA提供了多种接口，如PCIe、SerDes、USB、SPI等，可以满足不同的高速接口需求。时钟管理：Xilinx FPGA提供了时钟管理器，可以对系统时钟进行分频、倍频、偏移等操作，以满足不同设计的需求。

4、现在XILINX、ALTERA的高端FPGA产品都自带LVDS接口，你AD出来的数据可以直接进FPGA，不需要做任何处理。

5、低误码率、低串扰和低辐射的差分信号技术，这种传输技术可以达到155Mbps以上，LVDS技术的核心是采用极低的电压摆幅高速差动传输数据，可以实现点对点或一点对多点的连接，其传输介质可以是铜质的PCB连线，也可以是平衡电缆。

6、LVDS接口是LCD Panel通用的接口标准，大多用在7寸以上尺寸的显示屏上。LVDS 技术拥有 330mV 的低压差分信号 (250mV MIN and 450mV MAX) 和快速过渡时间。这可以让产品达到自 100 Mbps 至超过 1 Gbps 的高数据速率。

TC4420的输入电流不大，一般都在10uA以下，可以直接连接FPGA。但通常不会采用直连的方案，而是通过光电耦合器传输信号，这样系统工作才会稳定。

不可以，仔细去看一下FPGA关于差分时钟输入IOB的内部结构就知道差分信号进来后如何处理的，你输入的是相同信号时这部分电路根本不会工作。

这个管脚是一个配置控制输入脚。如果这个脚在用户模式下被置低，FPGA就会丢失掉它的配置数据，并进入一个复位状态，并将所有的I/O 脚置成三态的。nCONFIG从低电平跳变到高电平的过程会初始化重配置的过程。

管脚分配呢，你可以看一下quartus里面pin planner内部那张 top view对于每个管脚的说明。大多数管脚是可以当做普通IO使用的。只是有些特殊要求的时候。只可以使用对应的IO，比如差分输入，高时钟输入等等。

FPGA的供电基本都有核心电压(VCCINT)和IO电压(VCCIO)两种，有些FPGA还有其他辅助电压，如VCCAUX，VBAT等。核心电压是FPGA内部逻辑运行需要的电压，不全是2V，由芯片的制造工艺而定，需要查阅具体的数据手册。

首先，LVDS信号肯定是可以直接接FPGA管脚的，但是我一般用LVDS选项，不用miniLVDS选项，如果你用LVDS选项，接差分信号的管脚所在的BANK供电一定要是5V。

如果里面有程序，那就加一个延时；如果里面没程序，那就加几个门电路。

你说的两个AD是常见的正交采样，采得IQ两路正交信号，两路采样的相位是不一样的，可以保证在降低采样速率的前提下可以保留信号复包络的幅度、相位等信息不丢失。

第一种方式是先使用IBUFGDS将差分时钟转换成单端时钟，然后送入PLL进行分频。此时PLL的输入时钟的source选择单端时钟即可。第二种方式是直接使用PLL同时完成差分信号到单端时钟的转换和分频。

到此，以上就是小编对于fpga 差分转单端的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。