多功能数字时钟modelsim（多功能数字时钟设计论文）

本篇目录：

verilog里面没有系统时钟这个东西，他是verilog 设计人员根据自己的需求来定义出来的东西，但是在rtl上是没有特别的体现。在dc综合的时候，可以create_clock的命令来定义时钟。

实验目的掌握可编程逻辑器件的应用开发技术——设计输入、编译、仿真和器件编程；熟悉一种EDA软件使用；掌握Verilog设计方法；掌握分模块分层次的设计方法；用Verilog完成一个多功能数字钟设计。

由于最终的设计结果要下载到可编程逻辑器件中测试，因此可利用Altera DE2开发板的12M晶振时钟。将12M时钟信号CLK送到分频器CLKGEN进行60万分频后，得到10Hz的频率由NEWCLK输出。

数字钟从原理上讲是一种典型的数字电路，一般是由振荡器、分频器、计数器、显示器等几部分组成。其中包括了组合逻辑电路和时序电路。

数字钟的基本工作原理：数字钟以其显示时间的直观性、走时准确性而受到了人们的欢迎并很快走进了千家万户。

为简化电路，直接选用信号源库中的方波秒脉冲作数字钟的秒脉冲信号，读者可自行设计独立的秒脉冲源，例如；可利用555多谐振荡器产生的秒脉冲，或者采用石英晶体振荡器经分频器产生秒脉冲。

其中“非”门用作整形以进一步改善输出波形。利用二-十计数器的第四级触发器Q3端输出脉冲频率是计数脉冲的1/10，构造一级十分频器。

因此，一个基本的数字钟电路主要由译码显示器、“时”，“分”，“秒”计数器、校时电路、报时电路和振荡器组成。主电路系统由秒信号发生器、“时、分、秒”计数器、译码器及显示器、校时电路、整点报时电路组成。

1、ls160实现置数和计数功能。带译码器的8段数码管实现当前计数数字的显示功能。右下角的v1为时钟源，提供整个系统的时基。

2、multisim显示数字方法如下：首先，确定使用的是共阴极数码管，在元器库中找到，接下来找到控制端，我这里使用74ls48n进行控制，从元器件库中找到，这样就能够直接显示数字了。

3、使用两个二位二进制加法器，将X与自身相加，得到2X。将2X的结果输入到一个显示译码器中，该译码器能够将二进制数转换为对应的十六进制数。将译码器的输出连接到一个七段数码管上，用于显示2X的十六进制结果。

4、确保在Multisim中正确设置了数码管的参数，检查输入信号是否正确，如果使用了译码器或驱动器来驱动数码管，请确保其也正确连接和配置。确保电路的供电正常，没有短路或开路问题。

5、=16*3+11，故需要使用两个74LS161芯片。用两片74LS160芯片设计一个同步六十进制计数器可使用同步级联、异步清零方式实现。其中个位计数为十进制形式。

6、用74LS160的数字钟电路图如下：用电路元件符号表示电路连接的图，叫电路图。电路图是人们为研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。

1、）请将555电路中的R1改成1k，R2改成720k，C1改成1uf；2）将仿真步长时间按下图进行修改；英文版的：中文版的：若按以上步骤还不能解决问题，可以给我私信，我远程帮你。

2、我不知道你在说什么。 1hz 脉冲周期为1秒，数字时钟振荡器信号采用1hz 输出，后续部分处理更容易，总共60个脉冲为1分钟..。

3、如果是实际电路，你输入1HZ的脉冲到计数器，数码管会1秒动一次。但仿真要计算很多东西的，你可以看到仿真的时间走得很慢的，你也可以看到仿真的计时走到1秒时，数码管会动一下的。

ttl门电路给下拉负载提供拉电流的能力很弱。兄台改为上拉负载就好了，再不行就适当减小那些100欧限流电阻。

你选的LED归属“电路图符号”库，该库中的元件仅是用作电路图编辑的符号，并非仿真模型，因此怎么给它加电也不会有反应。

不知道你具体用的参数，有两点：1。LED在正向电压小于某一值（阈值）时，不发光。2。555发生的是方波来驱动LED吗？占空比对LED调光也很关键，设置不好也引起不亮。

到此，以上就是小编对于多功能数字时钟设计论文的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。