端口弱上拉功能（端口1）

本篇目录：

弱上拉通常是作为输入时有用。如PIC16F887的端口B为内部有上拉功能的端口，如果没有上拉，作为输入口，它是悬空的，这样这个引脚的电平是不定的，如果内部有上拉，则它是高电平的。

所以，不是什么时候打开，而是需要时设置就行了。但不是极弱上拉，是高阻输入，就是所谓的高阻态。以P0口为例，设置的寄存器如下表所示。

单片机的引脚，由于内部结构的原因，输出低电平，能力较强；而输出高电平的能力很低，所以要用上拉电阻来协助。特别是P0口，输出高电平时，接口本身根本就没有输出能力，必须用外接上拉电阻来形成高电平。

弱上拉部件可以被总体禁止，通过向弱上拉禁止位（WEAKPUD，XBR7）写‘1’实现。当任何引脚被驱动为逻辑‘0’时，弱上拉自动取消；即输出引脚不能与其自身的上拉部件冲突。

上拉是指通过一个连接在IO口可电源之间的电阻将不确定或高电平驱动能力不够的电位控制在高电平。上拉电阻越大，驱动能力越强，抗干扰能力越强，功耗也越大。在高速电路中，对信号上升沿有一定的抑制作用，需要注意。

弱上拉就是当输出高电平时，能够输出的电流很小，很容易被别的强下拉拉低，因而叫做弱上拉。例如上拉电流为几百uA这样子。上拉电阻的大小来决定上拉能力，小电阻强上拉，大电阻弱上拉。

按照字面理解，弱上拉就是需求电流很小的上拉电路。仅供参考。

当TTL电路驱动COMS电路时，如果TTL电路输出的高电平低于COMS电路的最低高电平(一般为5V)，这时就需要在TTL的输出端接上拉电阻，以提高输出高电平的值。OC(集电极开路)门电路必须加上拉电阻，才能使用。

1、在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。

2、为增强输出引脚的驱动能力，有的单片机管脚上也常使用上拉电阻。在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗，提供泄荷通路。

3、上拉电阻：让电路保持稳定的状态，避免误触发；当有高频干扰信过来时，可以通过上拉对电源泄放掉；很多口线和信号线是开漏输出，因此要加上拉，如IIC；还有为了阻抗匹配，多是信号完整性考虑。

4、驱动能力与功耗的平衡。以上拉电阻为例，一般地说，上拉电阻越小，驱动能力越强，但功耗越大，设计是应注意两者之间的均衡。下级电路的驱动需求。

5、固定在低电平。作用：下拉是从器件输出电流；拉电流。当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平。上拉电阻和下拉电阻2者共同的作用是：避免电压的“悬浮”，造成电路的不稳定。

单片机IO引脚上拉通常是开漏或弱上拉，如果要上拉输出，要外接上拉电阻。

你的理解稍微有点错。上拉不只是为了让其“保持”高电平，而是为了让其能够“输出”高电平。当没有外接信号时，上拉才是提供高电平；而如果接有输入信号，则即便有上拉电阻，该引脚的高低电平仍由输入信号决定。

一般说法是上拉增大电流，下拉电阻是用来吸收电流。什么是上拉电阻？上拉就是将不确定的信号通过一个电阻钳位在高电平，电阻同时起限流作用。下拉同理，也是将不确定的信号通过一个电阻钳位在低电平。

两种可能：1 单片机IO口上拉电流不够，有些只能输出160微安电流，可换逻辑，采用下拉工作。

上拉电阻就是将不确定的信号端通过对正电源接一个电阻使该信号端暂时维持在高电平，下拉电阻就是将不确定的信号端通过对负电源电源接一个电阻使该信号端暂时维持在低电平。

到此，以上就是小编对于端口1的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。