74ls192的逻辑功能连续测试（74ls194的逻辑功能实验报告）

本篇目录：

ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，◆，LD为预置输入控制端，异步预置。

LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。◆ CPU为加计数时钟输入端，CPD为减计数时钟输入端。◆ LD为预置输入控制端，异步预置。◆ CR为复位输入端，高电平有效，异步清除。

LS192是属8421BCD码的十进制计数器，其功能真值表如表4所示。其中MR是异步清零端，高电平有效。PL(———)是并行置数端，低电平有效，且在MR=0有效。CPU和CPu是两个时钟脉冲，当CPd=1，时钟脉冲由CPU端接入。

LS192D是一种同步十进制计数器，它具有同步清零、同步置数的功能，并具有异步复位的输入端。它有四个输出端，其中Q0和Q1是两个十进制输出端，Q2和Q3是两个二进制输出端。

1、LS192芯片是一个具有双计数功能的芯片，既可以做加计数，也可以做减计数。

2、LS192D是一种同步十进制计数器，它具有同步清零、同步置数的功能，并具有异步复位的输入端。它有四个输出端，其中Q0和Q1是两个十进制输出端，Q2和Q3是两个二进制输出端。

3、LS192是一个四位可编程同步BCD上下计数器（Programmable Synchronous BCD Up/Down Counter）。与74LS190不同，74LS192具有可编程的上下计数功能，可以根据输入来选择计数方向。

4、ls192引脚图及功能表74LS192是双时钟方式的十进制可逆计数器。(bcd，二进制)。，◆，CPU为加计数时钟输入端，CPD为减计数时钟输入端。，◆，LD为预置输入控制端，异步预置。

1、．验证计数器（如74LS92）的逻辑功能。2．验证计数器（如74LS192）的逻辑功能。

2、P0、PPP3为计数器输入端，为清除端，Q0、QQQ3为数据输出端。

3、则计数器在预置数的基础上完成加计数功能，当加计数到9时，TCu端发出进位下跳变脉冲；若时钟脉冲加到CPd端，且CPu =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCd 端发出借位下跳变脉冲。

5、使用74LS192芯片，该芯片可实现四位二进制同步计数器。将该计数器的四个输出接到74LS00芯片的四个输入端口，74LS00芯片提供四个与门功能，可以进行输出的判定。

6、b)逻辑符号图中：为置数端，为加计数端，为减计数端，为非同步进位输出端，为非同步借位输出端，P0、PPP3为计数器输入端，为清除端，Q0、QQQ3为数据输出端。

1、．验证计数器（如74LS92）的逻辑功能。2．验证计数器（如74LS192）的逻辑功能。

2、D触发器的次态取决于触发前D端的状态，即次态=D。因此，它具有置0、置1两种功能。对于边沿D触发器，由于在CP=1期间电路具有维持阻塞作用，所以在CP=1期间，D端的数据状态变化，不会影响触发器的输出状态。

3、注：74LS92参数本电路是由4 个主从触发器和用作除2 计数器及计数周期长度为除6 的3 位2 进制计数器所用的附加选通所组成。本电路有选通的零复位输入。

4、则计数器在预置数的基础上完成加计数功能，当加计数到9时，TCu端发出进位下跳变脉冲；若时钟脉冲加到CPd端，且CPu =1，则计数器在预置数的基础上完成减计数功能，当减计数到0时，TCd 端发出借位下跳变脉冲。

1、只是有点不同而已的了，置数和输出的引脚是一样的，不同的是，192的加法和减法计数是有两个输入引脚，而190只有一个，加法和减法是通过另外一个引脚高低电平控制的，192有一个复位引脚，190没有，但190有一个使能端。

2、LS190、74LS248或74LS193。74LS190、74LS248或74LS193都是同步可逆计数器，都可以实现24秒倒计时的功能，只是时钟输入和输出编码有所不同，因此24秒倒计时74ls192可以用74LS190、74LS248或74LS193代替。

3、用74ls190代替191方法如下：74LS190的计数方式和74LS191不同，需要按照其规定的计数方式进行接线和操作。74LS190可以实现逆向计数，因此需要根据实际需要进行配置，以满足设计要求。

到此，以上就是小编对于74ls194的逻辑功能实验报告的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。