本篇目录：
多功能数字钟的设计
数字计时器是由计时电路、译码显示电路、脉冲发生电路和控制电路等几部分组成的，其中控制电 路按照设计要求可以由校分电路、清零电路和报时电路组成。具体的原理框图如图（一）所示。
数字钟的VHDL设计 设计任务及要求：设计任务：设计一台能显示时、分、秒的数字钟。
多功能数字钟的主要功能如下：(1)计时和校时，时间可已24h制或12h制显示。(2)日历：显示年、月、日、星期及设定功能。(3)跑表：启动、停止、保持显示和清除。
在此设计中所设计的钟表不但具有普通钟表的功能，它还能实现额外的功能：世界时、农历显示。人类不断研究，不断创新纪录。发展到现在人们广泛使用的万年历。
LS90是10进制计数器，用两个74LS90，第一个设为8进制，第二个设为3进制，就可以设计出24进制。再用两个74LS90，第一个10进制，第二个6进制，就可以设计出60进制的计数器，用一个与或非门或与或门引出进位信号。
到此，以上就是小编对于40193功能表的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。
