逻辑状态表的功能（逻辑状态图）

本篇目录：

F = (A+B)+[A+(A+B)]+[B+(A+B)] = A + B 逻辑功能：当 A=B=0 时，F = 0 ；其它 F = 1 。

先判断是同步计数器还是异步计数器：计数脉冲同时接到个触发器，各触发器状态的变换与计数脉冲同步即为同步计数器。根据电路图写出逻辑表达式，再化简。根据表达式写出逻辑状态表。最后根据逻辑状态表看是几进制计数器。

Y = ( (AB)(AB) )= AB + AB = A⊕B 异或门，输入不同，输出为1 。图中全部是与非门。

Y=（A+D+AD）BC。其中：A+D=[（A+D）]=（AD）。所以：Y=[（AD）+AD]BC=1×BC=BC。

1、时序逻辑电路是指在数字电路中，根据输入信号的时序关系而产生的输出信号的一类电路。它采用了记忆器件存储前一时刻的状态信息，根据当前输入和前一时刻状态来产生输出。本文将从以下四个方面对时序逻辑电路进行理解和认识。

2、时序逻辑电路是数字逻辑电路的重要组成部分，时序逻辑电路又称时序电路，主要由存储电路和组合逻辑电路两部分组成，时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态。

3、输入输出关系组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

1、时序电路的逻辑功能是：任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

2、时序逻辑电路分为：同步时序电路和异步时序电路。①同步时序电路同步时序电路的输入为时钟，并控制电路的时序和延时。因此可以把同步时序电路进一步分为：时钟同步时序电路和脉冲同步时序电路。

3、可根据时序电路逻辑的真值表进行功能描述，常用的有：加法器、编码器、译码器、数据选择器、异或门、同或门、数据比较器等。

按逻辑功能分，触发器主要有：rs触发器：在时钟脉冲操作下，根据输入信号R，S取值不同，凡是具有置0，置1和保持功能的电路，都叫做RS型时钟触发器，简称为RS型触发器或RS触妇器。

我们有三种描述触发器逻辑功能的方法，一是特性方程，二是特性表，三是状态转换图。

JK触发器：逻辑功能：JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。

D触发器的逻辑功能：Qn+1=D。D触发器是一个具有记忆功能的，具有两个稳定状态的信息存储器件，是构成多种时序电路的最基本逻辑单元，也是数字逻辑电路中一种重要的单元电路。在数字系统和计算机中有着广泛的应用。

JK触发器：逻辑功能：JK触发器允许J与K同时为1。当J与K同时变为1的同时，输出的值状态会反转。也就是说，原来是0的话，变成1；原来是1的话，变成0。rs触发器的三种触发状态设置、复位、保持。

各种电路结构的触发器所具有的动作特点；触发器逻辑功能的分类和触发器逻辑功能的描述方法。

1、与门，非门，或门的工作原理：用“1”表示高电势、“0”表示低电势，可得图10－13乙与门电路的真值表。图丙是与门的图形符号，丁是曾用过的与门图形符号。可以用中学知识解释清楚。

2、与门是当所有的输入同时为高电平1时，输出才为高电平1，否则输出为低电平0。非门是当其输入端为高电平1时，输出端为低电平0，当其输入端为低电平0时，输出端为高电平1。

3、归纳与门或门与非门或非门异或门：与门(AND gate)：当所有的输入同时为高电平1时，输出才为高电平1，否则输出为低电平0。总结规律：全1为1，有0为0。

4、“与门非门”和“门与非门”都是数字电路中的基本逻辑门，用于将输入信号进行逻辑运算后输出。“与门非门”也称“与非门”，英文缩写为NAND门。该门具有两个或多个输入端和一个输出端。

5、常用的门电路在逻辑功能上有与门、或门、非门、与非门、或非门、与或非门、异或门等几种。与门：实现逻辑“乘”运算的电路，有两个以上输入端，一个输出端(一般电路都只有一个输出端，ECL电路则有二个输出端)。

6、与非门是数字电路的一种基本逻辑电路。是与门和非门的叠加，有多个输入和一个输出。与非门是与门和非门的结合，先进行与运算，再进行非运算。

到此，以上就是小编对于逻辑状态图的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。