40192的置数功能（置数端归零）

本篇目录：

1、非门是实现逻辑代数非的功能，即输出始终和输入保持相反。

2、减计数指令（CTD）从当前计数值开始，在每一个（CD）输入状态的低到高时递减计数。当CXX的当前值等于0时，计数器位CXX置位。当装载输入端（LD）接通时，计数器位被复位，并将计数器的当前值设为预置值PV。

3、非门(NOT gate) ：当其输入端为高电平1时，输出端为低电平0，当其输入端为低电平0时，输出端为高电平1。即输入端和输出端的电平状态总是反相的。总结规律：为1则0，为0则1。

4、CD4011高，低电平的范围.CD4011是CMOS电路，高，低电平的范围和一般和电源电压有关。输出低电平时低电平电压Vol为0.05V。

5、为0，先或，后非。0，1或为1；1非为0。当B=0时，输出y=-A；当B=1时，输出y=0；TTL与非门、或非门等一端输入信号，另一端悬空，悬空就是输入为1，高电平。

6、Cr为复位端，当Cr端输入高电平时、计数器置零态。CD4017具有自动启动功能，即在电路进入无效状态时，在计数脉冲作用下，最多经过两个时钟周期就能回到正常循环圈中，因此本控制器的CD4017未设置加电复位电路。

实验八设计任意进制计数器实验目的掌握中规模集成计数器的使用方法及功能测试方法。实验内容及要求采用（74LS192）复位法或预置数法设计一个三位十进制计数器。

进制秒计数器实验原理是利用一个可编程芯片（如8051可编程芯片），实现一个可以统计从任意指定时间（如一分钟）开始的秒计数器，并可以读取指定时间内的计数值。

将74LS290的CP1端与Q0端相接，使它组成8421BCD码十进制计数器。其次，六进制计数器有6个有效状态0000~1001，可由十进制计数器采用一定的方法使它跳越3个无效状态0111~0110而实现六进制计数。

计数器设计组成 1）用两个74ls192芯片和一个与非门实现。2）当定时器递增到59时，定时器会自动返回到00显示，然后继续计时。3）本设计主要设备是两个74LS160同步十进制计数器，并且由200HZ，5V电源供给。

先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。

可以利用 D 触发器设计计数器，实现特定次数的计数功能。一个四位十六进制计数器由四个 D 触发器组成。每个触发器的输出都连接到下一个触发器的时钟输入端，这样就形成了一个串联的触发器网络。

D触发器只能构成二进制数，对应的1位十进制数就是 1001=9（0000=0）；所以需要四个D触发器来构成十进制计数器，如74LS17375等等就是4D触发器芯片，也可以采用CD4013---双D触发器芯片来构造电路。

用JK触发器设计一个三进制计数器，计数为00，01，10三个状态的循环，所以需要用到两个JK触发器。先将2个JK触发器接成同步4进制加法计数器，再改成3进制加法器。

置数法：数据输入道端D3D2D1D0接成0101，进位输出端CO非，接置数端LD非。这两种方法都是用的40192的加计数器。二进制一个，一个脉冲触发器的状态翻转。八进制的需要三个串联。十进制的和十六进制的差不多，需要四个。

预置输入先置0，取Q(N)的输出做置数信号，在(N+1)的时钟前沿Q输出同步归零，这是完全同步计数，是同步计数器的正确用法。

（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。

采用74LS192芯片作为计数器，74LS192是同步的加减计数器，其具有清除和置数的功能。电路中选择两片74LS192作为分别作为30的十位和个位。将作为十位的计数器输入端置为0011而将个位的输入端置为0000。

LS192加/减计数器各用时钟信号，手动控制就用一个单刀双掷开关选择加/减时钟信号就行了。下面是仿真图，数码管是用来显示仿真效果的，你可以不用画。加法计数状态，K1选择加法时钟信号端UP。减法计数状态。请及时采纳。

到此，以上就是小编对于置数端归零的问题就介绍到这了，希望介绍的几点解答对大家有用，有任何问题和不懂的，欢迎各位老师在评论区讨论，给我留言。